목차
1. CDM(Charged Device Model)이란 무엇인가
Charged Device Model (CDM), 고속 반도체 생산환경에서의 정전기 방전 내성 평가 모델
반도체 산업이 점점 더 미세화, 고속화됨에 따라 정전기 방전(Electrostatic Discharge, ESD)에 대한 보호 설계와 내성 확보는 제품의 품질과 수명을 좌우하는 핵심 요소가 되었다.
기존의 HBM(Human Body Model)이 사람의 접촉을 가정한 방전 시나리오라면, Charged Device Model (CDM)은 반도체 소자 자체가 전하를 띄고 있다가 외부 접지물체와 접촉하며 방전되는 현상을 모사하는 모델이다.
이 모델은 특히 자동화된 반도체 제조 및 조립 공정에서 실제로 발생할 수 있는 방전 유형을 다루며, 고속 생산 환경에서의 ESD 평가에 필수적이다.
1. CDM(Charged Device Model)이란 무엇인가?
CDM은 반도체 디바이스 자체가 정전기를 축적한 후, 외부 접지점과 접촉할 때 발생하는 방전을 모델링한 것이다.
실제 제조 및 포장 과정에서 반도체 칩은 트레이, 장비, 로봇 암 등의 비도전성 재질과 마찰되며 자연스럽게 전하를 띄게 된다.
이 상태에서 금속 핀이나 접지된 장비에 접촉하면 순간적으로 고전류가 방출되며, 내부 소자가 손상될 수 있다.
HBM과 달리 CDM은 방전 주체가 디바이스 자체라는 점에서 본질적으로 다른 모델이다. 특히 CDM은 펄스폭이 매우 짧고 전류 피크가 높은 특징을 갖는다.
이는 HBM보다 훨씬 빠른 반응 속도와 강력한 전류 충격을 유발하므로, 반도체 설계와 제조 공정에서의 최대 리스크 모델 중 하나로 간주된다.
📌 관련 글도 함께 읽어보시면 도움이 됩니다!
[전자기기 기술/ESD 정전기 방전] - Human Body Model (HBM) – 반도체 ESD
2. CDM의 전기적 모델 구조
CDM은 표준 회로 구성 대신, 물리적 방전 환경 자체를 모델링한다. 일반적으로 다음과 같은 요소로 구성된다:
- 정전하 축적 디바이스: 반도체 패키지 또는 칩 자체가 전하를 저장
- 접지된 방전 프로브: 디바이스의 핀 혹은 금속 부분이 외부 접지된 금속과 접촉하며 방전
- 펄스 발생: 디바이스가 접지되면서 내부에 저장된 전하가 매우 빠른 시간 내에 방전되며 고전류를 형성
CDM에서는 펄스폭이 수백 피코초(피코초 = 10^-12초)에서 수 나노초(ns) 수준이며, 피크 전류는 수에서 수십 암페어까지 도달할 수 있다.
반도체 내부 회로는 이러한 짧고 강한 펄스에 매우 취약하므로, 설계 및 공정상에서 세심한 대응이 필요하다.
📌 관련 글도 함께 읽어보시면 도움이 됩니다!
[전자기기 기술/ESD 정전기 방전] - System Level ESD Protection – 시스템 통합 환경
3. CDM 시험 절차 및 표준
CDM 시험은 정해진 전하량을 반도체 디바이스에 부여한 후, 방전 프로브를 특정 핀에 접촉시켜 방전시키는 방식으로 이루어진다. 대표적인 국제 표준으로는 다음이 있다:
- JEDEC JESD22-C101
반도체 디바이스에 적용되는 CDM 시험의 대표적인 미국 반도체 산업 표준 - ANSI/ESDA/JEDEC JS-002
국제적으로 통용되는 최신 통합 CDM 시험 표준으로, 측정 신뢰성과 반복성을 개선한 구조 - IEC 62615
국제전기기술위원회에서 정의한 CDM 관련 표준
시험은 다음과 같은 전압 레벨에서 수행된다:
| Class C0 | < 125 V | 극도로 민감 |
| Class C1 | 125 V ~ 249 V | 민감 |
| Class C2 | 250 V ~ 499 V | 보통 수준 |
| Class C3 | 500 V 이상 | 강인한 내성 |
반도체 제품은 공정 및 설계 수준에 따라 Class C2 이상을 목표로 하는 것이 일반적이며, 일부 고신뢰성 분야에서는 C3 이상이 요구되기도 한다.
📌 관련 글도 함께 읽어보시면 도움이 됩니다!
[전자기기 기술/ESD 정전기 방전] - On-Chip ESD Protection – 반도체 내부 회로
4. CDM과 다른 ESD 모델과의 차이점 비교
| 방전 주체 | 사람 | 디바이스 자체 | 기계 |
| 전류 크기 | 수십 A | 수십 A (매우 빠름) | 수백 A (느림) |
| 펄스폭 | 수십 ns | 수 ns 이하 | 수백 ns |
| 주 용도 | 일반 제품 검증 | 제조 및 공정 위험 평가 | 구식, 현재는 거의 사용되지 않음 |
CDM은 펄스가 매우 짧아 회로의 보호 회로가 반응하기도 전에 손상이 발생할 수 있으므로, 빠른 응답속도와 저 임피던스의 보호 설계가 요구된다.
반면, HBM은 사람과의 접촉을 모사하기 때문에 시스템 수준 보호에서 더 유용하다.
5. CDM 내성을 위한 설계 전략
CDM 보호를 위한 회로 설계 및 공정 전략은 고속, 고밀도 집적 회로일수록 더욱 중요해진다.
- I/O 보호 회로 최적화
CDM 전류는 매우 빠르게 흐르기 때문에, 일반적인 TVS 다이오드보다 낮은 임피던스와 짧은 응답시간을 가진 ggNMOS, SCR 등 전용 구조를 사용하는 것이 효과적이다. - 배선 및 접지 구조 개선
전류가 흐르는 루트의 인덕턴스를 최소화하기 위해, 다층 PCB에서 GND plane을 두껍게 설계하거나 ESD 경로를 별도로 확보한다. - 디바이스 패키징 조건 최적화
패키지 표면에 정전기가 축적되는 것을 방지하기 위해, 정전기 방지 코팅, 절연 특성 제어, 핀 간 거리 확보 등 패키지 설계에서부터 대비해야 한다. - 공정 관리
제조 공정 중에 발생할 수 있는 전하 축적을 줄이기 위해, 반도체 웨이퍼나 다이 핸들링 과정에서 접지된 장비를 사용하고, 습도 및 온도 제어를 통해 정전기 발생을 최소화한다.
📌 관련 글도 함께 읽어보시면 도움이 됩니다!
[전자기기 기술/ESD 정전기 방전] - Electrostatic Discharge Simulator – ESD 내성 테스트
6. CDM 내성과 제품 신뢰성의 관계
CDM으로 인한 손상은 일반적으로 눈에 띄지 않는 Soft Damage로 발생하는 경우가 많으며, 초기에는 이상이 없더라도 시간이 지나면서 회로 오동작, 열화, 고장으로 이어질 수 있다.
이는 제품의 장기 신뢰성과 수명에 매우 큰 영향을 미치며, 양산 수율 및 클레임 리스크를 높이는 원인이 된다.
특히 모바일 AP, SSD 컨트롤러, 자동차용 MCU 등 고속 및 고집적 회로에서는 CDM 보호 미비로 인한 불량률이 큰 이슈가 되고 있으며, 많은 기업이 CDM Level C2 이상을 기본 요건으로 채택하고 있다.
7. CDM 요구사항이 높은 산업 분야
- 모바일 디바이스
자동화된 대량 생산과 빈번한 포장/해제 과정에서 CDM 위험이 높아, CDM ±500V 이상의 내성이 필수 - SSD, DRAM, NAND 플래시
고속 인터페이스와 높은 집적도가 특징이므로 CDM 손상에 특히 민감하다 - 자동차 전장
ISO 11452, ISO 10605 기준 외에도 CDM 내성은 차량 탑재 반도체의 기본 요구사항으로 간주됨 - 산업용 제어기기 및 IoT 디바이스
원격지 설치 및 극한 환경을 고려해 CDM 보호가 강화된 회로 설계가 요구됨
📌 관련 글도 함께 읽어보시면 도움이 됩니다!
[전자기기 기술/ESD 정전기 방전] - PCB Layout for ESD Immunity – 정전기 방전 내성
결론
고속 제조 환경에서 CDM 대응은 선택이 아닌 필수
Charged Device Model (CDM)은 단순히 ESD 평가를 위한 시험 기준이 아닌, 반도체 제조 및 제품 신뢰성 확보의 핵심 요소다.
회로 설계자는 물론, 공정 엔지니어, 품질관리 부서까지 CDM의 특성과 위험을 명확히 이해하고, 전반적인 설계 전략에 이를 반영해야 한다.
CDM은 전류 피크가 높고 응답 시간이 짧은 고위험 모델이기 때문에, 기존의 보호 회로나 설계 방법만으로는 충분하지 않다. 따라서 전용 보호 소자와 설계 기술을 도입하고, 제조 및 조립 공정에서의 정전기 발생을 최소화하는 환경 관리가 병행되어야 한다.
앞으로 3nm 이하의 반도체 공정과 고속 인터페이스 기술이 보편화될수록 CDM의 영향력은 더욱 커질 것이며, 이에 대응하는 기술 역량은 반도체 품질과 기업 경쟁력을 결정짓는 핵심 기준이 될 것이다.
'전자기기 기술 > ESD 정전기 방전' 카테고리의 다른 글
| Human Body Model (HBM) – 반도체 ESD (4) | 2025.08.30 |
|---|---|
| On-Chip ESD Protection – 반도체 내부 회로 (3) | 2025.08.30 |
| Electrostatic Discharge Simulator – ESD 내성 테스트 (5) | 2025.08.29 |
| PCB Layout for ESD Immunity – 정전기 방전 내성 (5) | 2025.08.29 |
| ESD Clamp Circuit – 정전기 방전 (4) | 2025.08.29 |
